PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-283318

(43) Date of publication of application: 03.10.2003

(51)Int.Cl.

G06F 1/24 H01L 21/822 H01L 27/04

(21)Application number : 2002-084558 (71)Applicant: TOSHIBA CORP

TOSHIBA LSI SYSTEM SUPPORT

KK

(22)Date of filing:

25.03.2002

(72)Inventor: KUREYA SEIICHI


WADA AKIRA

(54) POWER-ON-RESET CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a power-on-reset circuit enabling secure generation of a power-on-reset signal (one-shot pulse), irrespective of and unaffected by the rise speed of a source voltage.

SOLUTION: The power-on-reset circuit is provided with: a first voltage setting section 1 having a first output voltage Va (t) which increases toward a first voltage with a voltage increase of a high voltage-level source VDD; a second voltage setting section 2 having a second output node b for outputting a second output voltage Vb (t) which increases toward a second voltage different from the first voltage with the voltage increase of the high voltage-level source VDD; and a comparator CMP comparing the first output voltage Va (t) with the second



output voltage Vb (t) and generating a reset pulse when the comparison results in match.

LEGAL STATUS

[Date of request for examination]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-283318 (P2003-283318A)

(43)公開日 平成15年10月3日(2003.10.3)


(51) Int.CL'	識別記号	ΡI	テーマコード(多考)
H03K 17/22		H03K 17/22	E 5B054
•			D 5F038
G06F 1/24		G06F 1/00	351 5J055
H01L 21/82	2	H01L 27/04	F
27/04			
		客查請求 未請求	前求項の数9 OL (全 10 頁)
(21) 出願番号	特觀2002-84558(P2002-84558)	(71)出題人 00000	3078
		株式	会社東芝
(22)出顧日	平成14年3月25日(2002.3.25)	東京	8港区芝浦一丁目1番1号
		(71)出職人 59801	0562
		東芝	エルエスアイシステムサポート株式会
		社	
		神奈川	川県川崎市幸区堀川町580番地
		(72)発明者 呉屋	队一
		神奈川	県川崎市幸区堀川町580番地 東芝
	•	エル	エスアイシステムサポート株式会社内
	•	(74)代理人 10008	3806
		弁理	土 三好 秀和 (外7名)
			最終質に続く

(54) 【発明の名称】 パワーオンリセット回路

(57)【要約】

【課題】 電源電圧の立ち上がりスピードに関係なく電源電圧の立ち上がりスピードに影響を受けないで確実にパワーオンリセット信号 (ワンショットパルス)を発生することが可能なパワーオンリセット回路を得る。

【解決手段】 高位電源VDDの電圧増加に伴い第1出力電圧Va(t)が第1の電位に向かって増大する第1電位設定部1と、第2出力電圧Vb(t)を出力する第2出力ノードbを有し、第1電位設定部1とは異なる特性で、高位電源VDDの電圧増加に伴い第2出力電圧Vb(t)が第1の電位とは異なる第2の電位に向かって増大する第2電位設定部2と、第1出力電圧Va(t)と第2の出力電圧Vb(t)を比較し一致した場合リセットバルスを発生する比較器CMPとを備えたことを特徴とするパワーオンリセット回路。



【特許請求の範囲】

【請求項1】高位電源と低位電源の間に接続され、前記 高位電源の電圧上昇に伴い第1の電位に向かって変化す る第1出力電圧を出力する第1電位設定部と、

1

前記高位電源と前記低位電源の間に接続され、前記第1 出力電圧とは異なる特性で、前記高位電源の電圧上昇に 伴い、前記第1の電位とは異なる第2の電位に向って変 化する第2出力電圧を出力する第2電位設定部と、

前記第1出力電圧と前記第2の出力電圧を比較し、一致 した場合にリセットパルスを発生する比較器とを備えた 10 ことを特徴とするパワーオンリセット回路。

【請求項2】前記第1電位設定部は、一端を前記高位電源に接続した第1の抵抗と、

前記第1の抵抗にアノード端子を接続し、前記低位電源 にカソード端子を接続した第1のダイオードとを備え、 前記第1の抵抗と前記第1のダイオードの接続点の電圧 を前記第1出力電圧とすることを特徴とする請求項1記 載のパワーオンリセット回路。

【請求項3】前記第2電位設定部は、前記高位電源にア ノード端子を接続した第2のダイオードと、

一端を前記低位電源に接続し他端を前記第2のダイオードのカノード端子に接続した第2の抵抗とを備え、前記第2のダイオードと前記第2の抵抗の接続点の電圧を前記第2出力電圧とすることを特徴とする前求項1又は2に記載のパワーオンリセット回路。

【請求項4】前記第1のダイオードは、前記第1の抵抗 に接続されたゲート端子を有し、前記第1の抵抗に接続 されたドレイン端子を前記アノード端子とし、前記低位 電源に接続したソース端子を前記カソード端子とする n MOSトランジスタであることを特徴とする請求項2記 30 載のパワーオンリセット回路。

【請求項5】前記第1のダイオードは、前記第1の抵抗に第1のベース抵抗を介して接続されたベース端子を有し、前記第1の抵抗に接続したコレクタ端子を前記アノード端子とし、前記低位電源に接続したエミッタ端子を前記カソード端子とするnpn型バイボーラトランジスタであることを特徴とする請求項2記載のパワーオンリセット回路。

【請求項6】前記第1の抵抗はMOSトランジスタのオン抵抗を用いることを特徴とする請求項2,4,5のい 40ずれか1項に記載のパワーオンリセット回路。

【請求項7】前記第2のダイオードは、前記高位電源に接続したソース端子を前記アノード端子とし、前記第2の抵抗に接続したゲート端子を有し、前記第2の抵抗に接続したドレイン端子をカソード端子とするpMOSトランジスタであることを特徴とする請求項3記載のパワーオンリセット回路。

【請求項8】前記第2のダイオードは、前記高位電位に 接続されたエミッタ端子を前記アノード端子、前記高位 電源に第4の抵抗を介して接続したベース端子を有し、 前記高位電源に接続されたエミッタ場子を前記アノード 場子に接続したコレクタ場子をカソード場子とするpn p型バイボーラトランジスタであることを特徴とする請 求項3記載のパワーオンリセット回路。

【請求項9】前記第2の抵抗は、トランジスタのオン抵抗を用いることを特徴とする請求項3,7,8のいずれか1項に記載のパワーオンリセット回路。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は半導体 I Cに関する もので、電源が投入された時 自動的にシステムリセッ ト信号を発生するパワーオンリセット回路に関する。 【0002】

【従来の技術】一般にパワーオンリセット回路は、図1 のに示すようにリセット端子4から入力された外部リセット信号によりパルス信号を生成するリセットパルス生成部5と、それを元にシステムリセット信号を生成するシステムリセット生成回路3により構成される。リセットパルス生成部5としては図10に示すような電源電圧 20 VDDに接続された抵抗Rと、抵抗Rに接続された充電 用コンデンサCとで構成されるコンデンサ充電時定数回路と、コンデンサCに充電された電圧を検出する為のと ステリシス特性を持つシュミットトリガインバータIN Vを備えたものが知られている。

【0003】図10の回路において電源電圧VDD投入 後、一定時間経過後にコンデンサCに一定の電圧が充電 されインバータINVの入力が所定のハイレベルになる とインバータINVの出力が反転しロウレベル信号を出 力する。更に、インバータINVの出力がロウになる と、システムリセット生成回路3はリセット信号を発生 する。図11(a)は従来のパワーオンリセット回路に おける正常動作時のタイミングチャートを説明した図で

[0004]

ある。

【発明が解決しようとする課題】しかし、図10に示す パワーオンリセット回路では、電源電圧の立ち上がりス ピードがコンデンサの充電時定数よりも遅い場合、図1 1(b)に示すように電源電圧の上昇カーブが時定数回 路による電圧上昇カーブとほぼ差異が無くなりパルスが 発生しないという問題があった。

【0005】本発明の目的は、電源電圧の立ち上がりスピードに関係なく、電源電圧の立ち上がりスピードに影響を受けないで確実にワンショットパルス (パワーオンリセット信号)を発生することが可能なパワーオンリセット回路を提供することである。

[0006]

【課題を解決するための手段】上記目的を達成するため に、本発明の特徴は、高位電源と低位電源の間に接続され、高位電源の電圧上昇に伴い第1の電位に向かって変 50 化する第1出力電圧を出力する第1電位設定部と、高位

電源と低位電源の間に接続され、第1出力電圧とは異な る特性で、高位電源の電圧上昇に伴い、第1の電位とは 異なる第2の電位に向って変化する第2出力電圧を出力 する第2電位設定部と、第1出力電圧と第2の出力電圧 を比較し、一致した場合リセットパルスを発生する比較 器とを備えたことを特徴とするパワーオンリセット回路 であることを要旨とする。

【0007】従って、電源電圧の立ち上がりスピードに 関係なく電源電圧の立ち上がりスピードに影響を受けな いで確実にワンショットパルス (パワーオンリセット信 10 号)を発生することが可能なパワーオンリセット回路を 提供することができる。

[8000]

【発明の実施の形態】次に、図面を参照して本発明の第 1~第4の実施の形態を説明する。以下の図面の記載に おいて、同一または類似の部分には同一または類似の符 号を付している。但し、図面は様式的なものであり、厚 みと平面寸法の関係、各層の厚みの比率等は現実のもの とは異なることに留意すべきである。従って、具体的な る。また図面相互間においてもお互いの寸法の関係や比 率が異なる部分が含まれていることは勿論である。

【0009】(第1の実施の形態)本発明の第1の実施*

 $Id = (W/2L) \mu nCox(2(V_{GS} - Vth) V_{DS} - (V_{DS}2/2)) \cdots (1)$

で求めることができる。ドレイン端子Dをゲート端子G に接続したダイオード接続ではVgs=Vpsであるので、 $Id = K(V_{DS}/2 - Vth)V_{DS} \cdots (2)$

をで表される。(2)式においては、任意に設定される (1)式の各定数項を(W/L)μnCox=Kでまと めている。従って、ダイオード接続されたnMOSトラ 30 電圧Va(t)は、0≤t≤t0の範囲では、 ンジスタは、図2(a)に示すような静特性を有する。 【0012】また、第2電位設定部2は、図1に示すよ うなダイオード接続されたpMOSトランジスタを用い ている。すなわち、高位電源VDDに接続したソース端 子Sと、第2出力ノードbに接続されたドレイン端子D 及びゲート端子Gとを有するpMOSトランジスタを備 えている。 (2) 式から明らかなように、 ダイオード接 続されたpMOSトランジスタは図2(b)に示すよう な静特性になる。

【0013】ここで、電源電圧が高位電源VDDの電圧 40 で表される。従って第1出力電圧Va(t)は、 に到達する時刻をt0、時刻tにおける電源電圧をVd※

 $V_a(t)=(-(1-M\cdot VthN)+((1-M\cdot VthN)2+2Mkt)1/2)/M\cdot \cdots (6)$

で示される。つまり第1ので出力電圧Va(t)は、図 3に示すような曲線を描きながらt=t0まで上昇する。 t≥t0の範囲では、

 $Va(t)=VthN \cdots (7)$

となり、nMOSトランジスタのスレッショルド電圧V thNにクランプされる。

【0014】一方、第2電位設定部2に印加される電源 電圧Vd(t)は、電源投入後に低位電源VSS(= ★50・

*の形態に係るパワーオンリセット回路は図1に示すよう に、高位電源VDDと低位電源VSSの間に接続され、 高位電源VDDの電圧上昇に伴い第1の電位に向かって 変化する第1出力電圧Va(t)を出力する第1電位設 定部1と、高位電源VDDと低位電源VSSの間に接続 され、第1出力電圧Va(t)とは異なる特性で、高位 電源VDDの電圧上昇に伴い、第1の電位とは異なる第 2の電位に向って変化する第2出力電圧Vb(t)を出 力する第2電位設定部2と、第1出力電圧Va(t)と 第2の出力電圧Vb(t)を比較し、一致した場合リセ ットパルスを発生する比較器CMPとを少なくとも備え ている。

【0010】第1電位設定部1は、図1に示すようにダ イオード接続されたnMOSトランジスタを用いてい る。すなわち、第1出力ノードaに接続されたドレイン 端子D及びゲート端子Gと、低位電源VSSに接続した ソース端子Sとを有するnMOSトランジスタN1を備 えている。

【0011】ここで、MOSトランジスタのゲート・ソ 厚みや寸法は以下の説明を参酌して判断すべきものであ 20 ース間に流れるドレイン電流 I dは、ゲート・ソース間 電圧をVgs、ドレイン・ソース間電圧をVps、ドレイン 電流をId、ベース幅をW、長さをL、電子の移動度を μn、酸化膜の静電容量をCoxとすると、

※(t)とすると、立ち上がり時の電源電圧の変化は図3 に示すような特性で表される。 すなわち、第1電位設定 部1に印加される電源電圧Vd(t)は、電源投入後に 低位電源VSS(=0)と同電位の状態から徐々にVd (t) = k t と 線形に t = t O まで上昇する。第1出力

Va(t)=Vd(t) - R1Ia(t)

 $=Vd(t) - R1K(V_Ds/2 - Vth)V_Ds$

=kt - R1K($V_{DS}/2$ - Vth) V_{DS} (3)

で表される。R1K=M、nMOSトランジスタのスレッシ ョルド電圧=VtlNと置くと、更にVos=Va(t)で あるから、

 $Va(t)=kt - M(Va(t)2/2 - VthN \cdot Va(t)) \cdots (4)$

で表される。2次方程式の形にまとめると

 $MVa(t)2/2+(1 - M\cdot VthN)Va(t) - kt=0 \cdots (5)$

★0) と同電位の状態から徐々に上昇する。ずなわち、第 2出力電圧Vb(t)は、

Vb(t)=R2Ib(t)

 $=R2K(V_Ds/2 - Vth)V_Ds \cdots (8)$

で表され、更にR2K=N、pMOSトランジスタのスレ ッショルド電圧=VthPと置き、Vos=Vd(t)-Vb(t)= kt-Vb(t)と仮定すれば、

 $Vb(t)=N((kt)2 - 2kt \cdot Vb(t) + Vb(t)2)/2 - N \cdot VthP(kt - Vb(t))$ $=N \cdot Vb(t)2/2 - N(kt - VthP)Vb(t) + Nkt2/2 - N \cdot VthP \cdot kt \cdot \cdot \cdot \cdot (9)$

で表され、更に2次方程式にまとめると、

N-Vb(t)2/2 - (N(kt - VthP) + 1)Vb(t) + N(kt)2/2 - N-VthP-kt=0 - (10)

で表される。従って、第2出力電圧Vb(t)は0≤t* *≤t0の範囲において、

 $Vb(t)=kt - VthP+1/N - (VthP2+(2/N)(kt - VthP)+(1/N2))1/2 \cdots (11)$

で示される。従って、第2出力電圧Vb(t)は図3に 示すような曲線を描きながら t = t Oまで上昇する。 t ≥0の範囲では、

 $Vb(t)=VthP\cdots(12)$

となり、pMOSトランジスタのスレッショルド電圧Vt hNにクランプされる。

【0015】比較器CMPは第1出力電圧Va(t)を 第1の入力端子 I 1に、第2出力電圧 V b (t)を第2 の入力端子 I 2に入力し、図3に示すように第1出力電 FVa(t)と第2出力電圧Vb(t)が一致した時 に、出力端子Cよりロウレベル信号をシステムリセット 生成回路3に出力し、リセットパルスを発生する。

【0016】従って、電源の立ち上がり時間に影響され ずに安定したリセットパルスを生成することが可能なパ 20 範囲では、 ワーオンリセット回路を実現することが出来る。

【0017】(第2の実施の形態)本発明の第2の実施 の形態に係るパワーオンリセット回路は図4に示すよう に、第1の実施の形態におけるダイオード接続されたM OSトランジスタをダイオードに置き換えた実施の形態 である。

【0018】すなわち、第1電位設定部1は、一端を高 位電源VDDに接続し他端を第1出力ノードaに接続し た第1の抵抗R1と、第1出力ノードaにアノード端子 た第1のダイオードD1とを備えている。

【0019】また、第2電位設定部2は、高位電源VD Dにアノード端子Aを接続し、第2出力ノードbにカソ ード端子Kを接続した第2のダイオードD2と、一端を 低位電源VSSに接続し他端を第2出力ノードbに接続 した第2の抵抗R2とを備えている。

【0020】比較器CMPについては、第1の実施の形 態と実質的に同様であるので、重複した記載を省略す

【0021】第1の抵抗R1の抵抗値をR1、第2の抵 40 抗R2の抵抗値をR2、第1の抵抗R1に流れる電流値 を I a (t)、第2の抵抗R2に流れる電流値を I b (t)、電荷量をq、ボルツマン定数をk、順方向電圧 をVf、絶対温度T(K)、飽和電流をISとすると、 第1出力電圧Va(t)は、0≤t≤t0の範囲では、 ダイオードの有する静特性に従い電源電圧の上昇と共に 上昇し、

Va(t)=Vd(t)-R1Ia(t)

 $=Vd(t)-R1IS(\exp(q(Va(t)-Vf)/kT)-1)\cdots(20)$ で表される。詳細な計算は省略するが、第1の出力電圧※50

※Va(t)は、図5に示すようにt=t0まで増大す る。そして t ≥ t 0 の範囲では、

....(21) Va(t)≒Vf

10 で表されるように、最終的にはダイオードの順方向電圧 Vfにほぼ近い電圧にクランプされ最終的には一定値と なる。

【0022】一方、第2出力電圧Vb(t)は、ダイオ ードの有する静特性に従い電源電圧の上昇と共に上昇 し、

Vb(t)=R2Ib(t)

=R2IS(exp(q(Vd(t)-Vb(t)-Vf)/kT)-1)(22) で表される。この結果第2の出力電圧Vb(t)は図5 に示すようにt=t0まで増大する。 そして t≥t0の

 $Vb(t) = Vdd - Vf \cdots (23)$

で表されるような、高位電源VDDからダイオードの順 方向電圧V f を減算した値に近い値にクランプされ最終 的には一定値となる。

【0023】比較器CMPは第1出力電圧Va(t)を 第1の入力端子I1に、第2出力電圧Vb(t)を第2 の入力端子 I 2に入力し、図5に示すように第1出力電 圧Va(t)と第2出力電圧Vb(t)が一致した時 に、出力端子Cよりロウレベル信号をシステムリセット Aを接続し、低位電源VSSにカソード端子Kを接続し 30 生成回路3に出力し、リセットパルスを発生する。他は 第1の実施の形態と実質的に同様であるので、重複した 記載を省略する。

> 【0024】 (第3の実施の形態) 本発明の第3の実施 - の形態に係るパワーオンリセット回路は図6に示すよう に、第1の実施の形態ではMOSトランジスタの電源電 圧立上り時の静特性を、第2の実施の形態ではダイオー ドの電源電圧立上り時の静特性を利用しいたのに対し、 第3の実施の形態ではバイポーラトランジスタの電源電 圧立上り時の静特性を利用することを特徴とする。

> 【0025】第1電位設定部1は、第1の実施の形態に おけるダイオード接続されたnMOSトランジスタN1 をダイオード接続したnpn型トランジスタTr1に置 き換えたものである。従って第1電位設定部1は、高位 電源VDDと第1出力ノードaの間に接続された第1の 抵抗R1と、第1出力ノードaに接続されたコレクタ端 子C、及び第1ベース抵抗R3を介して第1出力ノード aに接続されたベース端子Bと、低位電源VSSに接続 されたエミッタ端子E有するnpn型トランジスタTr 1により構成される。

【0026】第2電位設定部2は、第1の実施の形態に

おけるダイオード接続されたpMOSトランジスタP2を、ダイオード接続したpnp型トランジスタに置き換えたものである。高位電源VDDに接続したエミッタ端子Eと、第2出力ノードbに接続されたコレクタ端子C、及び第2ベース抵抗R4を介し第2出力ノードbに接続されたベース端子Bとを有するpnp型トランジスタTr2と、第2出力ノードbと低位電源VSSとの間に接続された第2の抵抗R2とにより構成される。

【0027】比較器CMPは第1の入力端子I1に入力される第1出力電圧Va(t)と、第2の入力端子I2 10に入力される第2出力電圧Vb(t)を比較し一致した時に、出力端子Cよりロウレベル信号をシステムリセット生成回路3に出力し、リセットパルスを発生する。他は第1の実施の形態と実質的に同様であるので、重複した記載を省略する。

【0028】(第4の実施の形態)本発明の第1の実施の形態に係るパワーオンリセット回路は図7に示すように、第1の実施の形態ではMOSトランジスタがオンしている時に電流を制限するために抵抗を用いていたが、第4の実施の形態ではMOSトランジスタのオン抵抗を第4の実施の形態ではMOSトランジスタのオン抵抗を第1の第1の抵抗R1を高位電源VDDに接続したソース端子Sと、第1出力ノードaに接続されたドレイン端子D、及び低位電源VSSに接続されたゲート端子Gとを有する第1のpMOSトランジスタP1に、第2電位設定部2の第2の抵抗R2を低位電源VSSに接続したソース端子Sと、第2出力ノードbに接続されたドレイン端子D、及び高位電源VDDに接続されたゲート端子Gとを有する第2のnMOSトランジスタN2に置き換えた実施の形態である。30

【0029】ここで、本発明の第4の実施の形態に係るパワーオンリセット回路において、第1電位設定部1、第2電位設定部2は図8のレイアウト例に示すように、比較器CMPの第1の入力端子に接続される第1の出力ノードa、比較器CMPの第2の入力端子に接続される第2の出力ノードb、第1のpMOSトランジスタP1、第1のnMOSトランジスタN1、第2のpMOSトランジスタP2、第2nMOSトランジスタN2を有し、高位電源VDDと低位電源VSSの間に接続されている。第1のpMOSトランジスタP1及び第2のpMOSトランジスタP2の共通ソース領域31はアルミ配線41により高位電源VDDに接続されている。第1のnMOSトランジスタN1及び第2のnMOSトランジスタN2の共通ソース領域21はアルミ配線42により低位電源VSSに接続されている。

【0030】第2のnMOSトランジスタN2のゲート 電極27はアルミ配線45により高位電源VDDに接続 され、第1のpMOSトランジスタP1のゲート電極3 6はアルミ配線46により低位電源VSSに接続されて いる。 【0031】また、ボリシリコンにより形成される第2のpMOSトランジスタP2のゲート電極37はバイアホール61を介してアルミ配線44により第2のpMOSトランジスタP2のドレイン領域33に接続されている。第2のnMOSトランジスタN2のドレイン領域23はアルミ配線44により第2のpMOSトランジスタP2のゲート電極37に接続されている。更に第2のpMOSトランジスタP2のドレイン領域33と第2のnMOSトランジスタN2のドレイン領域23とを接続するアルミ配線44はバイアホール63を介してアルミ配線47により第2出力ノードbに接続されている。

【0032】更に、ポリシリコンにより形成される第1のnMOSトランジスタN1のゲート電極26はバイアホール53を介してアルミ配線43により第1のpMOSトランジスタP1のドレイン領域32に接続されている。第1のnMOSトランジスタN1のドレイン領域22はアルミ配線43により第1のnMOSトランジスタN1のゲート電極26と接続されている。更に第1のpMOSトランジスタP1のドレイン領域32と第1のnMOSトランジスタN1のドレイン領域22とを接続するアルミ配線43はバイアホール52を介してアルミ配線46により第1出力ノードaに接続されている。

【0033】図9には図8のA-A方向に沿った断面図 及びB-B方向に沿った断面図を示す。図9の左側に示 したA-A方向に沿った断面図上には、p基板11上に 形成された nウェル12上の表面に第1のpMOSトラ ンジスタP1と第2のpMOSトランジスタP2が配置 されている。第1のpMOSトランジスタP1はp⁺ド レイン領域32とp+ソース領域31と、p+ドレイン領 30 域32とp+ソース領域31間のチャネル領域上に配置 されたゲート酸化膜34と、ゲート酸化膜34上に配置 されたゲート電極36とを備えている。又、第2のpM OSトランジスタP2はp*ドレイン領域33と共通p* ソース領域31と、p*ドレイン領域33とp*ソース領 域31間のチャネル領域上に配置されたゲート酸化膜3 5と、ゲート酸化膜35上に配置されたゲート電極37 とを備えている。一方、図9の右側に示したB-B方向 の断面図上にはnウェル12が形成されていないp基板 11上の表面に第1のnMOSトランジスタN1と第2 のn第2のnMOSトランジスタN2が配置されてい る。第1のnMOSトランジスタN1はn⁺ドレイン領 域22とn+ソース領域21と、n+ドレイン領域22と n+ソース領域21間のチャネル領域上に配置されたゲ ート酸化膜24と、ゲート酸化膜24上に配置されたゲ ート電極26とを備えている。又、第2のnMOSトラ ンジスタN2はn+ドレイン領域23と共通n+ソース領 域21と、n*ドレイン領域23とn*ソース領域21間 のチャネル領域上に配置されたゲート酸化膜25と、ゲ ート酸化膜25上に配置されたゲート電極27とを備え

50 ている。

【0034】図7に示す回路動作の詳細は第1の実施の 形態と実質的に同様であるので、重複した記載を省略す る.

[0035]

【発明の効果】本発明により、電源の立ち上がり時間に 影響されずに安定したリセットパルスを生成することが 可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るパワーオンリ セット回路を説明した図である。

【図2】図2 (a) はnMOSトランジスタの特性を説 明した図で、図2(b)はpMOSトランジスタの特性 を説明した図である。

【図3】本発明の第1の実施の形態に係るパワーオンリ セット回路の電源立上り時のタイミングチャートを説明 した図である。

【図4】本発明の第2の実施の形態に係るパワーオンリ セット回路を説明した図である。

【図5】本発明の第2の実施の形態に係るパワーオンリ セット回路の電源立上り時のタイミングチャートを説明 20 した図である。

【図6】本発明の第3の実施の形態に係るパワーオンリ セット回路を説明した図である。

【図7】本発明の第4の実施の形態に係るパワーオンリ セット回路を説明した図である。

【図8】第4の実施の形態に係るパワーオンリセット回 路についてのレイアウト例を説明するための平面図であ る.

【図9】図8の平面図に対応する具体的な構造を説明す るための断面図である。

【図10】従来のパワーオンリセット回路について説明 した図である。

【図11】図11(a)は従来のパワーオンリセット回 路における正常動作時のタイミングチャートを説明した 図で、図11(b)は従来のパワーオンリセット回路に おける未動作時のタイミングチャートを説明した図であ る.

(6)

	【符号の説明】	
	1	第1電位設定部
	2	第2電位設定部
	3	システムリセット生成回路
	4	リセット端子
	5	リセットパルス生成部
	1 1	p基板
	12	nウェル
	13	アルミ配線
10	14	ポリシリコン配線
	15	バイアホール
	16	素子分離領域
	17	層間絶縁膜
	18	パッシベーション膜
	21	n+ソース領域
	22, 23	n+ドレイン領域
	24, 25	ゲート酸化膜
	26, 27	ゲート電極
	31	p+ソース領域
20	32、33	p ⁺ ドレイン領域
	34、35	ゲート酸化膜
	36、37	ゲート電極
	41~48	アルミ配線
	51~66	バイアホール
	P1	第1のpMOSトランジスタ
	P 2	pMOSトランジスタ (第2のpMOS
	トランジスタ)	
	N 1	nMOSトランジスタ (第1のnMOS
	トランジスタ)	
30	N 2	第2のnMOSトランジスタ
	Tr1	npn型トランジスタ
	Tr2	pnp型トランジスタ
	R1	第1の抵抗

第2の抵抗 第1のダイオード


第2のダイオード

【図5】


R2


D 1


D 2




VID: 本松 章 第 V(a)(t):第1出力電圧 V(a)(t):第2出力電圧 V(a)(t):第2出力電圧 Vf:ダイオードの関方資電圧









【図9】



【図11】





フロントページの続き

(72)発明者 和田 晃

神奈川県川崎市幸区堀川町580番地 東芝 エルエスアイシステムサポート株式会社内 Fターム(参考) 5B054 DD02 DD13

5F038 AV04 AV06 CA02 CA05 DF06

EZ20

5J055 AX37 AX57 BX41 CX27 DX03

DX22 DX62 EX06 EX07 EY01

EY12 EY21 EZ10 FX19 FX32

FX38 GX01 GX05 GX06 GX07

GX08